Nouvelles

Aperçu de technologie de substrat d'IC
Ce s'appelle un panneau de transporteur d'IC. Un substrat employé pour empaqueter les puces nues d'IC.
effet :
(1) puces de transport d'IC de semi-conducteur.
(2) des circuits internes sont arrangés pour conduire la connexion entre la puce et la carte.
(3) protègent, fixent et soutiennent des puces d'IC et fournir des canaux de dissipation thermique. C'est un produit intermédiaire qui communique entre la puce et la carte PCB.
Naissance : milieu des années 90. Son histoire est moins de 20 ans. Les nouvelles formes à haute densité d'emballage de circuit intégré (IC) représentées par BGA (rangée de grille de boule) et CSP (Chip Scale Packaging) ont sorti, ayant pour résultat un nouveau transporteur nécessaire pour empaqueter - substrat d'emballage d'IC.
* histoire de développement des semi-conducteurs : système matériel/logiciel électronique de → du paquet d'échelle de puce de → de paquet de surface de → d'ensemble d'à travers-trou de → de transistor de → de tube (SMT) (CSP, BGA) (PETITE GORGÉE)
le conseil et la technologie des semiconducteurs *Printed sont interdépendants, se ferment, pénètrent, et coopèrent étroitement. Seulement la carte PCB peut réaliser l'isolation électrique et la connexion électrique entre de divers puces et composants, et fournit les caractéristiques électriques exigées.
Couches techniques de paramètres, 2-10 couches ; épaisseur de plat, habituellement 0.1-1.5mm ;
Micron minimum de l'épaisseur tolerance*0 de plat ; ouverture minimum, par le trou 0.1mm, trou micro 0.03mm ;
ligne largeur/espacement, 10~80 microns de *Minimum ;
largeur d'anneau de *Minimum, 50 microns ;
tolérance de *Outline, 0~50 microns ;
vias aveugles *Buried, impédance, résistance enterrée et capacité ; revêtement de *Surface, Ni/Au, or mol, or dur, nickel/palladium/or, etc. ;
taille de *Board, ≤150*50mm (panneau simple de transporteur d'IC) ;
C'est-à-dire, le panneau de transporteur d'IC exige un compte de goupille plus fin, à haute densité, élevé, un petit volume, de plus petits trous, des disques, et des fils, et une couche ultra-mince de noyau. Par conséquent, il est nécessaire d'avoir la technologie précise d'alignement de couche intermédiaire, la ligne technologie de l'image, la technologie de galvanoplastie, la technologie de forage, et la technologie de préparation de surface. Des conditions plus élevées sont proposées dans tous les aspects à la fiabilité de produit, l'équipement et les instruments, les matériaux et la gestion de la production. Par conséquent, le seuil technique du substrat d'IC est haut, et la recherche et développement n'est pas facile.
Difficultés techniques comparées à la fabrication traditionnelle de carte PCB, les difficultés techniques que les substrats d'IC doivent surmonter :
(1) la technologie manufacturière de conseil de noyau le conseil de noyau est mince et facile à déformer, particulièrement quand l'épaisseur de conseil est le ≤ 0.2mm, la technologie transformatrice telle que la structure du conseil, l'expansion et la contraction du conseil, les paramètres de stratification, et la nécessité de système de positionnement de couche intermédiaire de faire des percées, afin de réaliser le contrôle efficace superbe du halage de conseil de noyau et de l'épaisseur minces de stratification.
(2) technologie microporeuse
*Including : processus égal ouvert de fenêtre, processus micro de trou borgne de perçage de laser, cuivrage de trou borgne et processus remplissant de trou.
le *Conformalmask est une compensation raisonnable pour l'ouverture de trou borgne de laser, et l'ouverture et la position de trou borgne sont directement définies par la fenêtre de cuivre ouverte.
*Indices impliqués dans le perçage de laser des micro-trous : forme de trou, rapport d'ouverture supérieur et inférieur, gravure à l'eau-forte latérale, saillie de fibre de verre, résidu de colle au fond du trou, etc.
les *Indices impliqués dans le cuivrage de trou borgne incluent : capacité remplissante de trou, vides de trou borgne, dépressions, et fiabilité de cuivrage.
*Currently, la taille de pore des micropores est de 50~100 microns, et le nombre de trous empilés atteint 3, 4, et 5 ordres.
(3) formation de modèle et technologie de cuivrage
technologie et contrôle de compensation de *Line ; ligne fine technologie de production ; technologie de contrôle d'uniformité d'épaisseur de cuivrage ; ligne fine technologie de contrôle de micro-érosion.
la ligne courante largeur de *The et les conditions d'espacement sont de 20~50 microns. L'uniformité d'épaisseur du cuivrage est exigée pour être 18*microns, et l'uniformité de gravure à l'eau-forte est ≥90%.
(4) le process* de masque de soudure inclut le processus de trou de prise, la technologie d'impression de masque de soudure, etc.
la différence de taille de *The entre la surface de masque de soudure du panneau de transporteur d'IC est moins de 10 microns, et la différence extérieure de taille entre le masque de soudure et la protection n'est pas plus de 15 microns.
(5) technologie de préparation de surface
* uniformité d'épaisseur du placage à l'or de nickel/; placage à l'or doux et processus dur de placage à l'or du même plat ; technologie transformatrice de placage à l'or de nickel/palladium/.
* revêtement de surface de Lineable, technologie sélective de préparation de surface.
(6) technologie de essai d'essai de fiabilité de capacité et de produit
* équipé d'une série d'équipement d'essai/d'instruments différents des usines traditionnelles de carte PCB.
*Master la technologie de essai de fiabilité qui est différente de la conventionnelle.
(7) pris ensemble, il y a plus de dix aspects de la technologie transformatrice impliquée dans la production des substrats d'IC
Compensation dynamique graphique ; processus de galvanoplastie graphique pour l'uniformité d'épaisseur de cuivrage ; contrôle matériel d'expansion et de rétrécissement dans le processus entier ; processus de préparation de surface, galvanoplastie sélective de l'or mol et de l'or dur, nickel/palladium/technologie transformatrice d'or ;
* production de feuille de conseil de noyau ;
technologie de détection du sérieux de *High ; traitement micro de trou ;
*If le microniveau de empilement 3, 4, 5, le processus de fabrication ;
stratifications de *Multiple ; ≥ de stratification 4 fois ; ≥ de forage 5 fois ; ≥ de galvanoplastie 5 fois. formation et gravure à l'eau-forte de modèle de *Wire ;
système d'alignement de précision de *High ;
processus de trou de prise de masque de *Solder, processus micro de galvanoplastie de trou de suffisance ;
Classification de panneau de transporteur d'IC
différencié par l'empaquetage
(1) panneau de transporteur de BGA
*BallGridAiry, son abréviation anglaise BGA, paquet sphérique de rangée.
le panneau de *The de ce type de paquet a la bonne dissipation thermique et la représentation électrique, et le nombre de goupilles de puce peut être considérablement augmenté. Il est employé en paquets d'IC avec un pincount de plus de 300.
(2) panneau de transporteur de CSP
*CSP est l'abréviation de l'emballage de chipscale, emballage d'échelle de puce.
le *It est un paquet d'un seul morceau, léger et petit, et sa taille de paquet est presque la même qu'ou légèrement plus grande que la taille d'IC elle-même. Elle est employée dans des produits de mémoire, des produits de communication, et des produits électroniques avec un nombre restreint de goupilles.
(3) transporteur de puce à protubérance
L'anglais de *Its est FlipChip (FC), qui est un paquet en lequel l'avant de la puce est renversé (secousse) et directement relié au panneau de transporteur aux bosses.
Ce type de panneau de transporteur a les avantages de la basse interférence de signal, de la basse perte de circuit de connexion, de la bonne représentation électrique, et de la dissipation thermique efficace.
(4) module de Multi-puce
*English est la Multi-puce (MCM), chinoise s'appelle le module de Multi-Puce (puce). Des puces multiples avec différentes fonctions sont placées dans le même paquet.
les *This est la meilleure solution pour que les produits électroniques soient radio légère, mince, courte, et moins qu'ultra-rapide. Pour les ordinateurs centraux à extrémité élevé ou les produits électroniques de représentation spéciale.
le *Because là sont les puces multiples dans le même paquet, il n'y a aucune solution complète pour l'interférence de signal, la dissipation thermique, la conception de circuit mince, etc., et c'est un produit qui se développe activement.
Selon les propriétés matérielles
(1) panneau rigide de transporteur de paquet de conseil
le substrat de empaquetage organique de *Rigid a fait de la résine époxyde, de la résine de BT, et de la résine d'ABF. Sa valeur de sortie est la majorité de substrats de empaquetage d'IC. CTE (coefficient de dilatation thermique) est 13 à 29h °C.
(2) panneau de transporteur de paquet de FPC
le substrat de paquet de *The de la matière première flexible faite de résine de pi (polyimide) et de PE (polyester), CTE est 13~27ppm/℃.
(3) substrat en céramique
* des substrats de paquet sont faits de matériaux en céramique tels que l'alumine, la nitrure en aluminium, et le carbure de silicium. Le CTE est très petit, ℃ du 20h 6.
Distinguez par technologie reliée
(1) panneau de transporteur de liaison de fil
le fil de *Gold relie IC et le tableau de transporteur.
(2) panneau de transporteur d'ÉTIQUETTE
Production de collage automatique *TAB-TapeAutomated d'emballage de liaison, de bande et de bobine. des goupilles intérieures de *The de la puce sont reliées ensemble avec la puce, et les goupilles externes sont reliées au panneau de paquet.
(3) transporteur de liaison de puce à protubérance
le *Filpchip, tournent la gaufrette à l'envers (Filp), et se relier alors directement au panneau de transporteur sous forme de se cogner (se cogner).